## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-340480

(43) Date of publication of application: 24.12.1996

(51)Int.CI.

HO4N 5/243

(21)Application number: 07-147507

(71)Applicant: HITACHI DENSHI LTD

(22)Date of filing:

14.06.1995

(72)Inventor: MURATA NORIO


**ABE SHIGETO** 

### (54) TELEVISION CAMERA SYSTEM USING DIGITAL SIGNAL PROCESSING

### (57)Abstract:

PURPOSE: To enable a digital signal processing matching the number of pixels of a CCD, an aspect ratio, etc., without greatly increasing te circuit scale by loading the program of a selected ROM to an FPGA(field programmable logic device).

CONSTITUTION: Digitized image data are processed by a 1st digital signal processing circuit 4 and supplied to a 2nd digital signal processing circuit 6 which consists of a field programmable logic device (FPGA), etc., and processes the digital signal under the control of a central control unit(CPU) 5 according to the number of pixels of the CCD1, aspect ratio, etc. The processed signal is outputted through a D/A converting circuit 7 and a digital interface circuit 6. In this case, plural ROMs wherein circuit data corresponding to plural kinds of CCD pixel sampling and aspect ratios are written are mounted on a camera device, and a corresponding ROM is selected out of the ROMs under the control of the CPU5, so that its circuit data are loaded to the FPGA.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# Copyright (C); 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-340480

(43)公開日 平成8年(1996)12月24日


FI 技術教示館所 HO4N 5/243	01 (全5月)	(71) 出個人 000005429 日立電子株式会社 東京都千代田区神田和泉町1春地 (72) 発明者 村田 直男 東京都小平市尚幸町32番地 日立電子株式 会社小金井工場内 東京都小甲市尚幸町32番地 日立電子株式 全社小金井工場内
<b>輸別配号 庁内整理番号</b> 5/243	審査請求 未請求 請求項の数 2	<b>种國平7-147507</b> 平成7年 (1995) 6月 14日
(51) Int. C1. <sup>6</sup> H 0 4 N		(22) 出願者 (22) 出願 日

(54) 【発明の名称】ディジタル信号処理を用いたテレビジョンカメラシステム

57) [東邦]

【目的】 ディジタル信号処理を行うテレビジョンカメラ装置における、CCD画業数、アスペクト比等の変更に繋し、大スペクト比等の変更に繋し、最重な映像信号処理を、ユニットの入力潜えや回路規模の増大を招くことなく、実現することを目的としている。

「構成」 CCDクロックレートでA/D変換したディジタル映像の処理に、ROMロードタイプのFPGAを用い、かつCCD画楽数者くは回面のアスペクト比によりFPGA内のディジタル信号の温回路を変更するために、各CCD画撮数用又はアスペケト比に対応した場なるプログラムを格託したROMを複製価搭載し、外部ツスケー比を検出する手段を用い、画業数又はアスペケト比を検出する手段を用い、画業数又はアスペケト比に通動して複数回の中から択しされたROMのデーサとに適動して複数回の中から択しされたROMのデーケビジョンカメラシステム。



[特許請求の範囲]

した複数個のROMと、当数CCD画業数値報指しくは テレビジョンカメラシステムにおいて、当数ディジタル テレビジョンカメラのCCD画際数括しくはアスペクト 比に応じ、上配FPGA内のディジタル信号処理回路を ト比に対応した異なるプログラム (回路構成情報) を格納 検知したCCD画禁敷情報若しくはアスペクト比変換換 作情報に運動して対応する上配ROMに格納されたデー タを上配FPGAへロードする手段を散け、上配FPG A内の構成を、対応する信号処理回路の構成に変更設定 **省号処理にROMロードタイプのFPGAを用い、当飲** 変更するための、程々のCCD画楽数若しくはアスペク アジョンカメラのCCD画禁数、アスペクト比等の変更 に伴って変わる信号処理レートに応じて変更が必要とな 数、アスペクト比等を表わす情報に基づき、上記FPG D変換し、ディジタル信号の形態で映像信号処理を行う 「時水項1」 ディジタル信号の形態で映像信号処理を 〒なっテレアジョンカメラシステムにおいて、当数テレ 5ディジタル信号処理回路に、ROMロードタイプのフ イールドプログラをブル勧組デバイス(以下、FPGA と称す)を用い、当餃テレビジョンカメラのCCD画祭 【髈求項2】 映像信号をCCDクロックレートでA/ アスペクト比変模操作を表わす情報を検知する手段と、 することを特徴とするテレビジョンカメラシステム。

0001]

【秘史の辞笛な数配】

[0005]

A内の構成を、対応する信号処理回路の構成に変更散定

することを特徴とするテレビジョンカメラシステム。

「産業上の利用分野」本発明にディジタル信号処理を行い、かつ、アスペクト比の変更者へはCCDの国際数ので、かつ、アスペケトにの変更者へはCCDの国際数の変更等が可能なテレビジョンカメラの信号処理に関するものである。

[0002]

【従来の技術】テレビジョンカメラに使われるCCD報子の技術当歩に伴い、CCDの国業教が年々向上している。このため、技法局等のカメラユーザでは、国業教の集なる複数台のカメラを同時に使用するケースが住じ、これに対応できるテレビジョンカメランステムの需要が高まっている。特に、近年回面の経復比(アスペクト比)を、従来の4:3かち16:9に変えるワイド化が溢んでわり、放送用カメラ等では、4:3と16:9のアスペクト比変更を行う方法としては、CCDの観み出し方法を変える方式と、メモリを用い、この毒込みと耐み出しのレート(クロック周波数)を変える方法等があるが、いずれも実効的なCCD駆動周波数が変化することになる。

【ののの3】従来、CCDの画楽数が変わっても、カメラ制御装置(以下、CCUと称す)がアナログ指导処理の組合、国路変更が必要となるケースは少なく、比較的簡単な、国路変更が必要となるケースは少なく、比較的簡

ಬ

**参照 18 - 340480** 

単に対応でき問題はなかった。しかし、近年、ディジタル化が趨勢で、カメラの信号処理もディジタル化されるようになってきており、カメラヘッド館のCCD屋整数が変わることは、以下のような問題を招く。即ち、通作、放送用カメラ等の最高級の画質が決められるカメラ

年、放送用カメラ等の最高級の回貨が求められるガメラでは、 だ出用カメラ等の最高の面質が求められるガメラでは、 ピートや折り返し路等の経音の発生を妨ぐため、 ディジタル信号や組を行う暴必要となる A / D 変数のクロックレートを、 C C D クロックに合わせる方法がとられる。 ディジタル信号処理を行う場合は、信号処理レー10 トによって、 例えばフィルタの国该教券性も、減りのエッテンステムの報合、 にひの回業教、 若しくはアスペクトはが変わると、 対広する信号処理回路の変更を必要とする。

[0004] 「発明が解決しようとする課題」以上のように従来のディジタル信号処理を行うカメランステムでは、使用する CCD回報教やアスペクト比が変わると、信号心理回路 の変更が必要になる。したがって、従来の方法では、C CDの回報教士たはアスペクト比に合わせて対応する信 20 号処理のコニットを入わ替えるか、各信号処理レートに 合った、複数のディジタル回路を具備しておく必要性が 生じ、回路規模が膨大になる欠点を有する。本発明は上 配の欠点を除虫し、回路規模の大幅な地大を招くことな 、CCDの回票数またはアスペクト比等の変更に適合 したディジタル信号処理をすることを目的としている。 【映函を解決するための手段】本発明は、上記目的な協成するため、ディジタル信号の形態で影像信事処理を行なっテレビジョンカメラシステムにおいて、当瞭テレビ30 ジョンカメラのCCD画整数、アスペクト比等の度更に伴って変わる信号処理レートに応じて変更が必要となるディッタル信号処理回路に、ROMロードタイプのフィールドプログラップル能理デバイス(以下、FPGAと称す)を用い、当該テレビジョンカメラのCCD画整数、アスペクト比等を表わす情報に基づき、上記FPGAかの容様成を、対応する信号処理回路の構成を、対応する信号処理回路の構成を、対応する信号処理回路の構成に変更股所

ratoraa. [0006] 「作用」本発明では、CCDの画業数、アスペクト比等40 に合わせた回路構成情報が暗込まれている複数のROMの中から過次したROMのプログラムを、ディジケル化された栄食値争処理を行うFPGAにロードすることで、回路規模の大幅な増大を招くことなく、CCDの画業数、アスペクト比等に適合したディジタル信号処理が可能になる。

[0000]

【実施例】本発明の第1の実施例を図1に示し、以下、本発明を詳しく説明する。CCD1から得られた出力映像信号は、アナログ信号や雑回路2で増縮等の必要なや組発をの必要なが、ACD資数回路3に供給され、CCD

3

3

特開48-340480

号処理(例えば、アパーチャー補正、フィルタリング処 れ、中央制御ユニット(CPU)ちからの制御により、C **イジタル信号に変換される。ディジタル化された画像デ** 路4で、必要な信号処理を描される。その後、フィール ドプログラマプル管理デバイス(FPGA) 母から構成さ CD1の画素数、アスペクト式棒に応じたディジタル値 理等)を行う第2のディジタル信号処理回路6に供給さ れる。そして、このような処理を施された僧号は、アナ 楠正、ニー楠正等)を行う第1のディジタル信号処理回 **一夕は、CCDの画茶数、アスペクト比等に配係なく、** 同一の回路で処理できる映像信号処理(例えば、ガンマ **慰急用のクロックと同じァートやサンプリングされ、** 

は、外付けROMに告き込むデータを変えることで、自 る。ROMロードタイプのFPGAは、図4に示すよう で、蟄埋を自由に構築できるロジックセルアレイ部30 つまり、このようなFPGAで構成された信号処理回路 [0008] &T, LLT, ROMP-F947 (SR AMタイプ)と呼ばれるFPGAの構成と、CCDの画 緊徴やアスペクト比等に応じて、このFPGAを用いた 信号処理回路構成を変更する方法について簡単に説明す に、配線用のスイッチングトランジスタを慰御すること と、このトランジスタスイッチの制御データを配伍する RAM割31、及び電域投入時や外部からのロード命令 を受けたときに、このR AM部31に外付けROMから のデータを試み込むロード回路的32より構成される。 由に論理構成を変えることができる。

応じたディジタル信号処理回路の構成に変更するもので プリングやアスペクト比に対応した回路ゲータを輸込ん 複数個のROMをカメラ装置に搭載しておき、CP ロからの勧御により、これらROMの中から対応するも とにより、FPGAをCCD画案数、アスペクト比等に [0009] 本発明では、これちの特徴を利用し、例え のを選択し、当数回路データをFPGAにロードするこ ば、むらかじめ予想し得る、複数通りのCCD画祭サン

を受け取ったときに、これらのデータがFPGA20に 5 とCCD 画茶数、アスペクト比等に応じて回路構成を 変更するFPGAを用いた第2のディジタル信号処理回 路6の詳細な構成を示し、この動作を説明する。CPU ト比変換操作情報等を複知し、この情報をROM選択回 路24に送る。ROM強択回路24は、この指示に基め たそれぞれのROMを選択し、電源投入時、ロード命令 【0010】以下、図3に、図1に弦様でがず、CPU アスペクト比に適合した信号処理回路データの入っ 塾、アスペクト比疫技操作部(図示せず)からのアスペク 5 は、当該カメラ装置に搭載されたCCDの画衆数情 き、複数個のROM21~23の中から、CCD画業

ロードされるよう制御する。これにより、FPGA20 は、CCD画禁教、アスペクト比に適合した信号処理回 【0011】ここで、例えば、CCDの画架数変更に伴 い、クロック周抜数が変わると、図5の(A), (B)に示 すように、FPGAに構成されたディジタルフィルタの **希柱が安化したしまうが、CCDの画殊数に応じ、図6** フィルタの係数やタップ数の異なる回路構成に組み替え の(A), (B)に示すように、FPGA内の回路構成を、

る。こうすることで、本発明では、ユニットの交換や回 アスペクト比等に適合したディジタル信号処理が可能に 路規模の大幅な増大を招くことなく、CCDの画繋数、 ることで、ほぼ同一のフィルタ特性に保つことができ

> ログまたはディジタル信号のカメラ出力として、ロ/A **変換回路 7 やディジタルインタフェース回路 8 を通して**

の例は、放送用カメラ毎によく見られる、カメラヘッド とカメラコントロールユニット(以下、CCUと称す)分 ラシステムでは、同じCCUに、異なる画業数のCCD を持つカメラヘッドが接続されたり、カメラヘッド倒で アスペクト比の変更を行う場合がある。本実施例は、こ のようなケースに対しても、CCDの画祭教、アスペケ ト比等に適合したディジタル信号処理をCCUで行うこ [0012] 図2に、本発明の第2の実施例を示す。こ 艦型カメラに本発明を用いた例である。このようなカメ とを可能にするものである。

号処理(例えば、ガンマ楠正、ニー楠正等)を行う第1の において、CCD1の映像信号出力は、アナログ信号处 ディジタル信号処理回路4で、必要な信号処理を施され る。この信号処理された画像信号データは、ディジタル ト比変換操作情報を含むカメラヘッド10のCPU12 [0013]以下、本実施例の構成と動作を、図2を用 いて説明する。第1の実施例と同様、カメラヘッド10 理回路2で増幅等の必要な処理を施された後、A/D変 数回路3に入力され、CCD駆動クロックと同じレート でサンプリングされ、ディジタル信号に変換される。デ ィジタル化された画像ゲータは、CCDの画茶教、アス ペクト 五年に昭保なへ、回一の回路で処理できる映像値 信号伝送ユニット13で、CCD画架数情報、アスペク の出力データと多重され、CCU11に送られる。 8

処理回路16に送出する。なお、このディジタル信号処 **ジタル個号処理回路6と全く同じであり、CCU11の** 又はディジタル偕号のカメラ出力として、ロ/A変換回 ト14は、このCPUデータと画像データを分離し、前 イプFPGAで構成されたCCU110ディジタル信号 CPU15の勉強により、CCDの画雑数、アスペクト 比等に適合した信号処理を施される。そして、このよう な処理を施されたディジタル映像信号17は、アナログ 路 7 やディジタルインタフェース回路 8 を通して出力さ 【0014】CCU11内のディジタル信号受信ユニッ 者をCCU11のCPU15に、後者をROMロードタ **脳回路16の義点は、図3に示しれ既1の栄括例のディ \$** ည

[図5] クロック周故敬により変化するディジタルフィ 区区 ドを接続することが可能となり、カメラシステムの運用 生を大幅に向上させることができる。なお、以上の説明 では、ROMに格施されたデータに揺びき、CCDの画 **帮数等に適合したディジタル信号処理を行う囃子にFP** [0015]以上のように、本格明では、従来のシステ 同一のCCUに異なる画案数のCCDを持つカメラヘッ ムでは必要としたユニットの入替え等を行うこと無く、

【略思の啓集】以上消ぐた哲へ、本路即を用いると、C CDの画味数、アスペクト比棒に適合したディジタル値 **早処理を簡単に行うことが可能となり、装置の小型化・** [0016]

**氐コスト化と、システムの運用性向上が図れ、その効果** 

|図1|| 本発明の第1の装箱側の構成をボナブロック図 [図2] 本発明の第2の実施例の構成を示すプロック図 |図3|| 本発明のFPGAで構成したディジタル信号処 【図4】ROMロードタイプのFPGAの構成を示す模 **興回路の構成を敷すプロック図** [図画の簡単な説明]

【図6】ROMデータにより変更されるFPGA内のフ ルタの固波数帯性を敷す図 ィルタ回路の構成を敷す図 2

ナルプロセッサ)を用いて同様の効果得ることも可能で

GAを用いたが、この替わりにDSP(ディジタルシク

[符号の説明] 1: CCD 5, 12, 15:CPU

6, 16:FPGAで構成されるディジタル信号処理回

CPU

3

[図4]

[図1]

[98]

[図5]



